首页> 外文会议>VLSI Design, Automation, and Test (VLSI-DAT), 2012 International Symposium on >A fast-locking phase-locked loop using CP control and gated VCO
【24h】

A fast-locking phase-locked loop using CP control and gated VCO

机译:使用CP控制和门控VCO的快速锁定锁相环

获取原文
获取原文并翻译 | 示例

摘要

A fast-locking phase-locked loop (PLL) using a CP control and a gated voltage-controlled oscillator is presented. This PLL is fabricated in a 90nm CMOS technology. The measured locking time is 3.78us from 640MHz to 800MHz. This PLL consumes 3.8mW for a supply of 1.2V and the active area is 0.0135mm2.
机译:提出了一种使用CP控制和门控压控振荡器的快速锁定锁相环(PLL)。该PLL采用90nm CMOS技术制造。从640MHz到800MHz,测得的锁定时间为3.78us。该PLL在1.2V电源下的功耗为3.8mW,有效面积为0.0135mm 2

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号