首页> 外文会议>VLSI Circuits, 2005 IEEE Symposium on >AES-based cryptographic and biometric security coprocessor IC in 0.18-/spl mu/m CMOS resistant to side-channel power analysis attacks

【24h】

AES-based cryptographic and biometric security coprocessor IC in 0.18-/spl mu/m CMOS resistant to side-channel power analysis attacks

机译：0.18- / splμm/ m CMOS的基于AES的密码和生物统计安全协处理器IC，可抵抗旁通道功率分析攻击

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

This paper describes an embedded security coprocessor that consists of four components: an advanced encryption standard (AES) based cryptographic engine, a fingerprint matching oracle, template storage, and an interface unit. Two functionally-identical c

机译：本文介绍了一种嵌入式安全协处理器，该处理器由四个组件组成：基于高级加密标准（AES）的加密引擎，指纹匹配预言机，模板存储和接口单元。两个功能相同的c

著录项

来源
《VLSI Circuits, 2005 IEEE Symposium on》|2005年|P.216-219|共4页
会议地点 KyotoJapan
作者
Tiri; K.; Hwang; D.D.; Hodjat; A.; Bo-Cheng Lai; Shenglin Yang; Schaumont; P.; Verbauwhede; I.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类
关键词
CMOS integrated circuits; coprocessors; cryptography; embedded systems; fingerprint identification; security of data; 0.18 micron; 0.99 Gbit/s; 3.84 Gbit/s; AES-based cryptographic coprocessor IC; TSMC CMOS process; ThumbPod; advanced encryption standard; biometric s;

机译：CMOS集成电路；协处理器密码学嵌入式系统;指纹识别；数据安全； 0.18微米； 0.99 Gbit / s； 3.84 Gbit / s；基于AES的密码协处理器IC;台积电CMOS工艺； ThumbPod;先进的加密标准；生物特征;

相似文献

外文文献
中文文献
专利

1. AES-Based Security Coprocessor IC in 0.18-μm CMOS With Resistance to Differential Power Analysis Side-Channel Attacks [J] . David D. Hwang, Kris Tiri, Alireza Hodjat, IEEE Journal of Solid-State Circuits . 2006,第4期

机译：0.18μmCMOS中基于AES的安全协处理器IC，可抵抗差分功率分析侧通道攻击
2. A 3.3-mW /spl Sigma//spl Delta/ modulator for UMTS in 0.18-/spl mu/m CMOS with 70-dB dynamic range in 2-MHz bandwidth [J] . van Veldhoven R.H.M., Minnis B.J., Hegt H.A., IEEE Journal of Solid-State Circuits . 2002,第12期

机译：用于UMTS的3.3mW / spl Sigma // spl Delta /调制器，采用0.18- / spl mu / m CMOS，在2MHz带宽内具有70dB的动态范围
3. 0.18-/spl mu/m CMOS push-pull power amplifier with antenna in IC package [J] . Wei Wang, Zhang Y.P. IEEE microwave and wireless components letters . 2004,第1期

机译：0.18- / splμ/ m CMOS推挽功率放大器，带天线，IC封装
4. AES-based cryptographic and biometric security coprocessor IC in 0.18-/spl mu/m CMOS resistant to side-channel power analysis attacks [C] . Tiri, K., Hwang, . 2005

机译：0.18- / splμm/ m CMOS的基于AES的密码学和生物统计学安全协处理器IC能够抵抗旁通道功率分析攻击
5. Design for side-channel attack resistant security ICs. [D] . Tiri, Kris J V. 2005

机译：防旁通道攻击的安全IC的设计。
6. Information Theoretic Security for Broadcasting of Two Encrypted Sources under Side-Channel Attacks [O] . Bagus Santoso, Yasutada Oohama 2019

机译：信息理论安全性用于在侧通道攻击下广播两个加密源的信息
7. AES-Based Cryptographic and Biometric Security Coprocessor IC in 0.18-um CMOS Resistant to Side-Channel Power Analysis Attacks [O] . Tiri K., Hwang D., Hodjat A., 2005

机译：0.18um CMOS的基于AES的密码学和生物统计安全协处理器IC，可抵抗侧通道功率分析攻击

AES-based cryptographic and biometric security coprocessor IC in 0.18-/spl mu/m CMOS resistant to side-channel power analysis attacks

摘要

著录项

相似文献

相关主题

期刊订阅