A 14-bit 100-MS/s digitally calibrated binary-weighted current-steering CMOS DAC without calibration ADC

机译：一个不带校准ADC的14位100-MS / s数字校准二进制加权电流控制CMOS DAC

获取原文

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

A 14-bit digitally calibrated digital-to-analog converter (DAC) is presented. This DAC uses a simple current comparator for the current measurement during calibration instead of a high-resolution ADC. Therefore, compared to a calibration scheme utilizing

机译：提出了一种14位数字校准的数模转换器（DAC）。该DAC使用简单的电流比较器代替标定ADC来进行校准期间的电流测量。因此，与使用

著录项

来源
《Solid-State Circuits Conference, 2007 IEEE Asian》|2007年|P.356-359|共4页
会议地点 Jeju CityKorea (South)
作者
Ikeda; Y.; Frey; M.; Matsuzawa; A.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类
关键词
CMOS digital integrated circuits; calibration; current comparators; digital-analogue conversion; error compensation; error correction; CMOS integrated circuit; binary weighted DAC; current comparator; current measurement; current steering; digital calibration; digit;

机译：CMOS数字集成电路；校准;当前的比较器；数模转换;误差补偿；错误修正; CMOS集成电路；二进制加权DAC;当前比较器；电流测量当前转向；数字校准数字;

相似文献

外文文献
中文文献
专利

1. Digital Calibration Method For Binary-weighted Current-steering D/a-converters Without Calibration Adc [J] . Yusuke IKEDA, Akira MATSUZAWA IEICE Transactions on Electronics . 2007,第6期

机译：没有校准Adc的二进制加权电流控制D / a转换器的数字校准方法
2. A 14-bit 100-MS/s 85.2-dB SFDR pipelined ADC without calibration [J] . Zhao Nan, Luo Hua, Wei Qi, Journal of Semiconductors . 2014,第7期

机译：一个无需校准的14位100-MS / s 85.2dB SFDR流水线ADC
3. A 360 fJ/conversion-step, 14-bit, 100 MS/s, digitally background calibrated pipelined ADC in 130-nm CMOS [J] . A. Larsson, J. Silva-Martinez, E. G. Soenen Analog Integrated Circuits and Signal Processing . 2014,第1期

机译：130 nm CMOS中的360 fJ /转换步长，14位，100 MS / s的数字背景校准流水线ADC
4. A 14-bit 100-MS/s digitally calibrated binary-weighted current-steering CMOS DAC without calibration ADC [C] . Ikeda Y., Frey M., Matsuzawa A. IEEE Asian Solid-State Circuits Conference . 2007

机译：14位100 - MS / S数字校准二进制加权电流转向CMOS DAC而无需校准ADC
5. Nested digital background calibration of a 12-bit pipelined ADC without an input SHA. [D] . Wang, Haoyue. 2008

机译：没有输入SHA的12位流水线ADC的嵌套数字背景校准。
6. A 12-Bit High-Speed Column-Parallel Two-Step Single-Slope Analog-to-Digital Converter (ADC) for CMOS Image Sensors [O] . Tao Lyu, Suying Yao, Kaiming Nie, 2014

机译：用于CMOS图像传感器的12位高速列并行两步单斜率模数转换器（ADC）
7. A 2 GS/s 14-bit current-steering DAC in 65 nm CMOS technology for wireless transmitter [O] . Luxun Chang, Kaijie Ding, Zhiwei Xu, 2018

机译：用于65nm CMOS技术的2 GS / S 14位电流转向DAC用于无线发射器

A 14-bit 100-MS/s digitally calibrated binary-weighted current-steering CMOS DAC without calibration ADC

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅