【24h】

Reliability of n-Bit Nanotechnology Adder

机译:n位纳米技术加法器的可靠性

获取原文
获取原文并翻译 | 示例

摘要

The circuit technologies of the future are expected to have very high defect rates in the manufacturing process and also runtime faults, leading to paradigm shift toward design-for-reliability. There are various ways to increase the robustness of logic de
机译:预计未来的电路技术将在制造过程中具有很高的缺陷率,并且还会出现运行时故障,从而导致范式向可靠性设计的转变。有多种方法可以提高逻辑运算的鲁棒性

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号