Dept. of Comput. Sci. Eng., Buffalo Univ., NY;
机译:基于逻辑冗余修复和推式规则设计的可修复扫描触发器的良率和可靠性改进方法
机译:逻辑VLSI系统中基于触发器的SET和SEU软错误率的基于扫描架构的评估技术
机译:基于完全溶液处理的有机薄膜晶体管器件的触发器逻辑电路,其电性能变化减小
机译:基于时间冗余的扫描触发器重用,以减少组合逻辑的SER
机译:具有功耗意识的组合逻辑SER缓解的设计技术。
机译:CB1-05:开发可重用逻辑以从电子病历记录和命令计算出他汀类药物暴露时间
机译:减少逻辑SER的精确触发器选择技术
机译:冗余对组合逻辑电路中FaUL DF结构和诊断的影响