首页> 外文会议>Proceedings of the 28th conference on ACM/IEEE design automation >Graph partitioning for concurrent test scheduling in VLSI circuit

【24h】

Graph partitioning for concurrent test scheduling in VLSI circuit

机译：图分区用于VLSI电路中的并行测试调度

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

来源
《Proceedings of the 28th conference on ACM/IEEE design automation》|1991年|P.287-290|共4页
会议地点 San Francisco CA(US)
作者
Chien-In Henry Chen;
展开▼
作者单位

Department of Electrical Engineering, Wright State University, Dayton, OH;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类机械设计;
关键词
入库时间 2022-08-26 14:30:28

相似文献

外文文献
中文文献
专利

1. A coordinated circuit partitioning and test generation method for pseudo-exhaustive testing of VLSI circuits [J] . Wen-Ben Jone, Papachristou C.A. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1995,第3期

机译：用于vLSI电路的虚拟穷举测试的协调电路划分和测试生成方法
2. Partitioning algorithm to enhance pseudoexhaustive testing ofdigital VLSI circuits [J] . Shaer B., Landis D., Al-Arian A. IEEE transactions on very large scale integration (VLSI) systems . 2000,第6期

机译：分区算法可增强数字VLSI电路的伪穷举测试
3. Partitioning algorithm to enhance pseudoexhaustive testing of digital VLSI circuits [J] . Shaer B., Landis D. IEEE transactions on very large scale integration (VLSI) systems . 2000,第6期

机译：分区算法可增强数字VLSI电路的伪穷尽测试
4. Graph partitioning for concurrent test scheduling in VLSI circuit [C] . Chen, C.-I.H. . 1991

机译：图分割用于VLSI电路中的并行测试调度
5. Methodology of partitioning and exhaustive test pattern generation for builtin self-testing of VLSI circuits. [D] . Jone, Wen-Ben. 1988

机译：用于VLSI电路的内置自测试的划分和详尽测试模式生成的方法。
6. Key-peck probability and topography in a concurrent variable-interval variable-interval schedule with food and water reinforcers. [O] . B O Ploog, H P Zeigler 1997

机译：具有食物和水增强剂的并发可变间隔可变间隔计划中的关键啄概率和地形。
7. Test schedules for VLSI circuits having built-in test hardware [O] . Abadir M.S., Breuer M.A. 1987

机译：具有内置测试硬件的VLSI电路的测试时间表
8. State-of-the-Art Assessment of Testing and Testability of Custom LSI (Large Scale Integration)/VLSI (Very Large Scale Integration) Circuits. Volume VI. Redundancy, Testing Circuits, and Codes. [R] . Breuer, M. A., Carlan, A. J. 1982

机译：定制LsI（大规模集成）/ VLsI（超大规模集成电路）测试和可测试性的最新评估。第六卷。冗余，测试电路和代码。

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号