机译:利用内置硬件对VLSI电路进行自我测试以自我检测
机译:具有非详尽测试集的VLSI电路的响应数据压缩和内置自测试中的奇偶校验位签名
机译:内置的VLSI电路自检功能,可发现错误并及时发现
机译:响应数据压实中的奇偶校验位签名和Compact Test集的VLSI电路的内置自测
机译:内置测试设计,可有效测试VLSI电路。
机译:模拟的肌肉纺锤体和刺突传入验证了VLSI神经形态硬件是否可作为感觉运动功能和疾病的试验台
机译:VLsI内置自检的测试调度和控制
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第七卷。内置测试(BIT)和内置测试设备(BITE)