Colorado Univ., Boulder, CO, USA;
机译:针对基于LUT的FPGA的基于技术优化的乘法加法器单元的高效FIR滤波器结构
机译:基于LUT的FPGA上的正交直接数字频率合成器的区域优化实现
机译:基于LUT的FPGA上的正交直接数字频率合成器的区域优化实现
机译:基于LUT的FPGA的就地电源优化
机译:PACT HDL:一种针对ASIC和FPGA的C编译器,具有功耗和性能优化功能。
机译:使用基于SRAM的FPGA进行功率感知的高性能无线传感器网络
机译:基于LUT的FPGA的就地电源优化