UTBM, Belfort;
mesh generation; multiprocessor interconnection networks; network-on-chip; 2D mesh on-chip interconnect; buffer size requirements; bus-based schemes; discrete event simulator; end-to-end delay; network calculus; on-chip interconnect architectures; system-on-chip design;
机译:片上内存网络拓扑互连长度的动力感知高级评估模型
机译:用于屏蔽的分析噪声建模,以减少片上互连中的串扰噪声
机译:用于屏蔽的分析噪声建模,以减少片上互连中的串扰噪声
机译:网络微积分芯片上互连的分析建模与评价
机译:考虑过程变化的片上电网网络和互连的统计分析。
机译:用于模块化生物分析芯片应用的微流体互连中的未对准效应建模
机译:具有斜坡效应的片上RLC全局互连的分析串扰建模