DSPM IIIT Naya Raipur ECE Dept. Raipur India;
Bhilai Institute of Technology Dept. of ECE Bhilai India;
SRAM cells; Transistors; Stability analysis; Circuit stability; Thermal stability; Computers;
机译:用于超低功耗存储器设计的无升压写入优化的单端健壮7T SRAM单元
机译:大规模,高速,低功耗,低成本SRAM的PLL时序设计技术
机译:用于低功耗65 nm FD-SOI / SON CMOS技术的高速减少泄漏的SRAM存储单元设计技术
机译:使用低功耗技术降低功耗的SRAM单元的设计和分析
机译:低功耗和工艺变化感知型SRAM和Cache在SRAM电路,架构和组织中的设计容错能力。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:可编程高速和功耗感知4G处理器的设计,分析,工具和应用程序