一种面向自动驾驶智能处理器的高带宽低功耗SRAM结构

摘要

本发明公开了一种面向自动驾驶智能处理器的高带宽低功耗SRAM结构，其存储阵列列数、写驱动模块中的写驱动单元数量、读驱动模块中的读驱动单元数量和输入输出模块中的输入输出单元数量均相等。本发明通过实现存储阵列列数与SRAM输入输出位宽相等，避免SRAM在读写操作过程中由于存储阵列中未选中单元的伪读操作造成的位线放电部分功耗损失。区别于传统SRAM结构中存储阵列列数大于输入输出数据位宽，本发明在存储阵列容量相等的前提下可获得更高带宽，从而规避在人工智能处理器中为得到高带宽而同时使能多片SRAM的操作，因此节省多片SRAM外围逻辑电路重复工作所带来的功耗。