机译:具有嵌入式存储器模块的FPGA的逻辑综合策略
机译:基于浮栅MOS传输晶体管逻辑的完全并行最近图形匹配的存储逻辑VLSI电路
机译:具有大型嵌入式存储器阵列的FPGA中的存储器/逻辑接口
机译:用于具有嵌入式存储器的FPGA中的模式匹配电路实现的逻辑综合方法
机译:在靶向FPGA的高级合成中长短期记忆神经网络的实施
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:与CMOL FPGA电路匹配的高吞吐量模式:逻辑内存计算的情况
机译:利用基于FpGa的片上系统架构的嵌入式软件认证方法的综合安全性分析和实现框架。