MOSFET; Impedance; Logic gates; Gain; Transconductance; Rails; Standards;
机译:带有低压薄氧化物CMOS晶体管的混合电压I / O缓冲器的概述和设计
机译:带有低压薄氧化物CMOS晶体管的混合电压I / O缓冲器的概述和设计
机译:具有65nm CMOS的10位50 MS / s SAR ADC,带有片内基准电压缓冲器
机译:用于65 nm CMOS的10位50 MS / s SAR ADC的参考电压缓冲器的设计
机译:斩波器缓冲的相互补偿的迁移率和阈值CMOS电压基准
机译:超低功率高温和辐射硬互补金属氧化物半导体(CMOS)绝缘体上硅(SOI)电压基准
机译:最新高级低压低温度系数CMOS带隙基准电压源的设计考虑