机译:使用Verilog HDL为基于内核的数字电路实现内置的自检环境
机译:用于顺序电路桥接故障的IDDQ测试的静态测试压缩
机译:使用故障仿真诊断顺序电路中的串扰故障
机译:Altera Max Plus II开发环境在故障仿真和基于核心的顺序电路的测试实现
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:基于Web的虚拟患者病例模拟环境– Web-SP的开发实施和初步评估
机译:通过符号故障仿真生成顺序MOS电路的测试模式
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第八卷。故障模拟。