首页> 外文会议>家電・民生研究会 >ピーク電流検出器を実装する際の処理および配線遅延を考慮した設計について
【24h】

ピーク電流検出器を実装する際の処理および配線遅延を考慮した設計について

机译:关于在实现峰值电流检测器时考虑处理和接线延迟的设计

获取原文
获取外文期刊封面目录资料

摘要

DC-DCコンバータの制御では,系の安定性を高めたり,高速応答性を実現したりするために電流モード制御が用いられている.中でも,ピーク電流モード制御は優れた安定性および応答性を示す.ディジタル制御電源においては,遅れ時間の悪影響を低減する意味でも,ピーク電流モード制御を実装することは重要である.本論文では,既に提案している電流—周波数変換方式ピーク電流モード制御の実装に際して,Field Programmable Gate Array (FPGA)内の処理および配線遅延が誤作動の要因になるため,それを考慮した設計について議論を行う.その結果として,信号間のタイミング調整のみで良好な動作を維持できることを確認した.
机译:在DC-DC转换器的控制中,电流模式控制用于增强系统的稳定性或实现高速响应。即使在峰值电流模式控制中,峰值电流模式控制也是出色的数字稳定性和响应性。控制电源,在降低延迟时间的不利影响的意义上实现峰值电流模式控制非常重要。在本文中,在实现过程中已经提出了电流转换方法峰值电流模式控制,在现场可编程门内的处理。阵列(FPGA)和布线延迟将导致故障的因素,并讨论考虑到它的设计。结果,仅确认信号之间的时序调整的良好行为确认它可以保持它。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号