Discrete wavelet transforms; Clocks; Computer architecture; Adders; Field programmable gate arrays; Mathematical model;
机译:使用改进的提升方案的1D和2D DWT架构的FPGA实现
机译:改进的基于DA的DWT和提升DWT-IDWT技术的JPEG2000图像压缩的FPGA实现
机译:采用提升方案的定点一维DWT高效VLSI架构的FPGA实现
机译:改进的DWT提升方案算法,优化了延迟和吞吐量,并实现了针对低功耗和面积的FPGA实现
机译:提升方案DWT的VLSI设计优化。
机译:复杂度优化和高通量低延迟硬件多电极尖峰排序算法的实现
机译:复杂性优化和高吞吐量低延迟硬件实现的多电极尖峰分拣算法