Design; characterization; high-speed CMOS pseudo-LVDS transceivers;
机译:两级高速CMOS运算放大器的设计与表征
机译:一个1.1 mW / Gb / s 10 Gbps半速率时钟嵌入式收发器,用于65 nm CMOS中的高速链路
机译:基于空心塑料电缆和CMOS收发器的高速毫米波数据链路
机译:高速CMOS伪LVDS收发器的设计与鉴定
机译:用于高速无线通信的毫米波/亚太赫兹CMOS收发器
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:1.1 MW / GB / S 10 Gbps半速率时钟嵌入式收发器,用于65 nm CMOS中的高速链路