Dwandwa-yoga; IXI; Multiplier; Square; Urdhava-Tiryakbhayam; VLSI; Vedic;
机译:基于吠陀数学的高速32位流水线乘法器的FPGA设计,仿真和原型设计
机译:基于模型的设计和部署的模块化Vedic乘法器架构在FPGA平台上
机译:基于VEDIC乘法器和可逆逻辑门的基于FPGA的64位MAC单元的设计与实现
机译:优化的32位Vedic乘法器和正方形架构的设计和FPGA实现
机译:在现代FPGA中实现乘法器电路的高效算法和架构。
机译:高效的BinDCT硬件架构探索和FPGA实现
机译:基于VEDIC数学的高速32位管道乘法器的FPGA设计,仿真和原型设计