科研证明
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
王卫涛; 沈绪榜; 单超;
西北工业大学计算机学院;
乘法器; booth算法; 可重构; SIMD;
机译:通过32位顺序乘法器实现乘法器和累加器单元最佳延迟和面积的VHDL设计与实现
机译:通过32位顺序乘法器实现乘法器和累加器单元最佳延迟和面积的VHDL设计与实现。
机译:改进的高速32位吠陀乘法器的设计与实现
机译:使用各种加法器拓扑结构的32位纳米级ALU的设计,实现和性能比较
机译:多信号时变神经重构的设计与实现
机译:使用Vedic算法的32位复数乘法器的设计与实现
机译:用于多媒体系统设计的可重构低能量乘法器
机译:利用16位复数乘法器实现32位复数乘法的方法
机译:通过使用16位复数乘法器实现32位复数乘法的方法
机译:高速乘法器,以小尺寸实现,可以用作处理器的乘法器引擎,并在具有规则性的单一结构中设计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。