Performance evaluation; Integrated circuits; Simulation; Field effect transistors; Modulation; Switches; Logic gates;
机译:基于通道工程化的高K栅堆叠的无结Trigate-FinFET的模拟/ RF性能分析
机译:不对称连接双闸门MOSFET中漏极感应屏障降低和顶/底栅氧化物厚度的关系
机译:亚20 nm双栅极反转和基于无结FinFET的6T-SRAM电路的拓扑变化及其SEU辐射性能
机译:基于TCAD的无结圆柱双栅极围绕FET直至5nm技术节点的性能分析
机译:取决于Fin形状和TSV以及3D集成电路中背栅噪声耦合的FinFET电性能仿真。
机译:随机离散掺杂剂引起的具有固定顶鳍宽度的16nm栅极梯形体FinFET器件的电特性波动
机译:漏极感应屏障降低和顶/底栅氧化物厚度在不对称连接双闸门MOSFET中的关系