Arithmetic optimizations; Carry-save (CS) form; Datapath synthesis; Flexible accelerator; Operation chaining; FAMA unit;
机译:用于乘法加法浮点单元的270ps 20mW 108位端到端加法器
机译:用于乘法加法浮点单元的270ps 20mW 108位端到端加法器
机译:设计适用于DSP应用的高效VLSI并行加乘和加乘加单元的算法
机译:DSP内核数据路径的硬件减少使用随携带融合算术运算在融合中添加乘法添加单元
机译:浮点 - 点融合乘法架构
机译:标量融合乘加指令产生浮点矩阵运算,可证明精确到倒数第二位