SRAM; body bias; source bias; standby current; static noise margin;
机译:用于超低功耗待机的SRAM单元优化
机译:用于超低功耗待机的SRAM单元优化
机译:使用BL功率计算器和数字可控保持电路,双电源SRAM的有源和待机功耗降低27%
机译:用于65nm技术的待机功耗降低和SRAM单元优化
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:深度亚微米CMOS技术的SRAM待泄漏减少技术研究