首页> 外文OA文献 >Study of SRAM Standby Leakage Reduction Techniques for Deep-submicron CMOS Technology

【2h】

Study of SRAM Standby Leakage Reduction Techniques for Deep-submicron CMOS Technology

机译：深度亚微米CMOS技术的SRAM待泄漏减少技术研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Satyendra Kumar; Kaushik Saha; Hariom Gupta;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An Improved SOI CMOS Technology Based Circuit Technique for Effective Reduction of Standby Subthreshold Leakage [J] . Manish Kumar, Md. Anwar Hussain, Sajal K. Paul Circuits and Systems . 2013,第6期

机译：基于改进的SOI CMOS技术的电路技术可有效减少待机亚阈值泄漏
2. An Improved SOI CMOS Technology Based Circuit Technique for Effective Reduction of Standby Subthreshold Leakage [J] . Manish Kumar, Anwar Hussain, Sajal K. Paul Circuits and systems . 2013,第6期

机译：基于改进的SOI CMOS技术的电路技术可有效减少待机亚阈值泄漏
3. SRAM standby leakage decoupling analysis for different leakage reduction techniques [J] . Dong Q., Lin Y. Journal of Semiconductors . 2013,第4期

机译：用于不同泄漏减少技术的SRAM待机泄漏去耦分析
4. Impact of CMOS Technology Scaling on SRAM Standby Leakage Reduction techniques [C] . Thomas O., Belleville M., Jacquet F., Integrated Circuit Design and Technology, 2006. ICICDT '06. 2006 IEEE International Conference on . 2006

机译：CMOS技术扩展对SRAM待机泄漏减少技术的影响
5. Methodology for Standby Leakage Power Reduction in Nanometer-Scale CMOS Circuits. [D] . Chun, Jae Woong. 2012

机译：纳米级CMOS电路中降低待机泄漏功率的方法。
6. A RRAM Integrated 4T SRAM with Self-Inhibit Resistive Switching Load by Pure CMOS Logic Process [O] . Meng-Yin Hsu, Chu-Feng Liao, Yi-Hong Shih, 2017

机译：采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
7. Area-efficient selective multi-threshold CMOS design methodology for standby leakage power reduction [O] . Takeshi Kitahara, Naoyuki Kawabe, Fimihiro Minami, 2008

机译：面积有效的选择性多阈值CMOS设计方法，可降低待机功耗

Study of SRAM Standby Leakage Reduction Techniques for Deep-submicron CMOS Technology

著录项

引文网络

相似文献

相关主题

期刊订阅