IEEE standards; VLSI; circuit optimisation; digital signal processing chips; floating point arithmetic; logic design; 16 bit; 32 bit; 40.18 dB; IEEE single-precision floating-point arithmetic; VLSI digital signal processors; embedded signal processing; hardware comp;
机译:用于时间模式信号处理的全数字运算单元的设计技术
机译:消费类电子产品:数字电视:制造商押注VLSI:对电视机信号进行数字处理可改善图像质量并提供“伪高分辨率”和图像存储
机译:面向数字信号处理应用的新型节能型0.64GFlops融合32位可逆浮点算术单元架构
机译:用于VLSI数字信号处理器的轻巧算术单元
机译:用于数字信号处理和多媒体的算术单元。
机译:通过使用声发射信号和数字图像处理来研磨轮加载评估
机译:用于高速数字信号处理应用的RNS收缩式算术单元的VLSI设计。
机译:用于aN / UYK-17(XB-1)(V)信号处理单元的信号处理算术单元的微程序基准。