首页> 外文OA文献 >VLSI design of RNS systolic arithmetic units for high speed digital signal processing applications.

【2h】

VLSI design of RNS systolic arithmetic units for high speed digital signal processing applications.

机译：用于高速数字信号处理应用的RNS收缩式算术单元的VLSI设计。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Dept. of Electrical and Computer Engineering. Paper copy at Leddy Library: Theses u26 Major Papers - Basement, West Bldg. / Call Number: Thesis1987 .V643. Source: Masters Abstracts International, Volume: 40-07, page: . Thesis (M.A.Sc.)--University of Windsor (Canada), 1987.

机译：电气与计算机工程系。莱迪图书馆的纸质副本：论文主要论文-西楼地下室。 /电话号码：Thesis1987 .V643。资料来源：国际硕士摘要，卷：40-07，第：页。论文（硕士）-温莎大学（加拿大），1987。

著录项

作者
Vojdani Khosrow.;
展开▼
作者单位

展开▼
年度 1987
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design techniques of all-digital arithmetic units for time-mode signal processing [J] . Fei Yuan Circuits, Devices & Systems, IET . 2018,第6期

机译：用于时间模式信号处理的全数字运算单元的设计技术
2. On the Design of RNS Inter-Modulo Processing Units for the Arithmetic-Friendly Moduli Sets{2~(n+k),2~n-1,2~(n+1)-1} [J] . Hiasat Ahmad, Sousa Leonel The Computer journal . 2019,第2期

机译：算术友好模集{2〜（n + k），2〜n-1,2〜（n + 1）-1}的RNS模间处理单元设计
3. On the Design of RNS Inter-Modulo Processing Units for the Arithmetic-Friendly Moduli Sets {2 [J] . Ahmad Hiasat, Leonel Sousa, Antonio Fernandez Anta The Computer Journal . 2019,第2期

机译：用于算术友好模集的RNS模间处理单元的设计{2
4. A systolic (VLSI) array using RNS for digital signal processing applications [C] . M. A. Bayoumi, G. A. Jullien, W. C. Miller Proceedings of the ACM 12th annual computer science conference on SIGCSE symposium . 1984

机译：使用RNS的脉动（VLSI）阵列用于数字信号处理应用
5. SThe design and VLSI implementation of digital arithmetic processors - A case study of a generalized pipeline cellular array. [D] . Xie, Yudi. 2015

机译：数字算术处理器的设计和VLSI实现-以广义流水线蜂窝阵列为例。
6. Reading Aloud and Solving Simple Arithmetic Calculation Intervention (Learning Therapy) Improves Inhibition Verbal Episodic Memory Focus Attention and Processing Speed in Healthy Elderly People: Evidence from a Randomized Controlled Trial [O] . Rui Nouchi, Yasuyuki Taki, Hikaru Takeuchi, 2016

机译：朗读并解决简单的算术计算干预（学习疗法）可改善健康老年人的抑制力口头情节记忆注意力集中和处理速度：来自随机对照试验的证据
7. VLSI Digital Signal Processing: Some Arithmetic Issues [O] . G. A. Jullien 1996

机译：VLsI数字信号处理：一些算术问题
8. VLSI for High-Speed Digital Signal Processing [R] . Willson, A. N. 1994

机译：用于高速数字信号处理的VLsI

VLSI design of RNS systolic arithmetic units for high speed digital signal processing applications.

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅