首页> 外文会议>International Symposium for Testing and Failure Analysis >Indirect Electrostatic Discharge Stressing Mechanism in VLSI Chips with Multiple Power Supply Domains
【24h】

Indirect Electrostatic Discharge Stressing Mechanism in VLSI Chips with Multiple Power Supply Domains

机译:具有多个电源域的VLSI芯片中的间接静电放电应力机制

获取原文

摘要

Indirect electrostatic discharge stressing of a chip with multiple isolated power domains was analyzed. The stress penetrates to the victim domain via common nets having non-negligible complex impedance and via coupling of the inter-domain parasitic capacitors and in some cases may cause chip damage.
机译:分析了具有多个隔离功率域的芯片的间接静电放电应力。通过具有不可忽略的复杂阻抗的公共网和域间寄生电容器的耦合,并且在某些情况下可能导致芯片损坏,应力穿透受害者域。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号