process variations; yield; Low-V_T;
机译:低功耗超薄双栅极SOI逻辑电路的V_T控制方法的优化
机译:使用蒙特卡罗配线良率模拟器优化随机逻辑电路的设计以提高良率
机译:混合极性Reed-Muller逻辑电路逻辑综合中的功率优化
机译:逻辑电路的功率和良率优化的主要临界栅极识别
机译:低功耗FinFET逻辑电路和架构的延迟/功率建模和优化技术。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:逻辑电路功率和产量优化的显性临界门识别