...
机译:低功耗超薄双栅极SOI逻辑电路的V_T控制方法的优化
Department of Electrical and Computer Engineering, University of Tehran, Tehran, Iran;
dynamic threshold voltage; double-gate SOI; low-power;
机译:低功耗BiCMOS逻辑电路的延迟模型和优化方法
机译:低功耗三元逻辑电路的逻辑合成方法
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:用于低功耗高性能纳米级电路设计的双栅极全耗尽SOI晶体管
机译:低功耗FinFET逻辑电路和架构的延迟/功率建模和优化技术。
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:低功耗超薄双栅sOI逻辑电路VT控制方法的优化
机译:在恶劣环境中的双栅sOI / mOs器件和电路