机译:具有高输出阻抗技术和合并开关逻辑的叠层电流单元重定位12位CMOS D / A转换器的设计
机译:具有高输出阻抗技术和合并开关逻辑的叠层电流单元重定位12位CMOS D / A转换器的设计
机译:可测试性设计技术,用于检测CMOS / BiCMOS逻辑系列中的延迟故障
机译:输出预测逻辑:一种高性能CMOS设计技术
机译:SoC的高性能CMOS无输出电容低压降稳压器的分析和设计
机译:机械上灵活的高性能CMOS逻辑电路
机译:输出预测逻辑:一种高性能CMOS设计技术
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法