Wireless communication; Quantization (signal); Jitter; Delta modulation; Transceivers; Noise shaping; Phase locked loops;
机译:一个具有Bang-Bang鉴相器和560集成抖动的2.9–4.0 GHz小数N数字PLL,功耗为4.5 mW
机译:带有Sub-150-FS集成抖动的14 GHz Bang-Bang Digital PLL,用于7-NM FinFET CMOS的有线应用
机译:数字Bang-Bang PLL的线性化分析及其有效性限制应用于抖动传递和抖动产生
机译:16.2基于数字子采样PLL的76fs
机译:锁相环建模和数千兆赫PLLS设计中的时序抖动/相位噪声。
机译:基于特征差参数和自适应方向均值滤波器的噪声检测器消除椒盐噪声的两级滤波器
机译:具有Bang-Bang鉴相器和560fsrms集成抖动的2.9至4.0GHz小数N数字PLL,功耗为4.5mw