机译:深亚微米设计为510万晶体管微处理器提出了挑战
机译:耦合对导线延迟的影响。深亚微米VLSI设计面临的挑战
机译:深亚微米CMOS中模拟电路设计的混合信号设计范例
机译:超深亚微米技术中系统和芯片级设计的设计技术挑战
机译:使用深亚微米CMOS的神经植入物的片上系统(SoC)设计方法和实现。
机译:基于晶体管关联技术的深亚微米EGFET用于化学传感
机译:克服了超深亚微米技术在缩小面积,降低功耗和加快设计闭合速度方面的挑战
机译:使用深亚微米超大规模集成(VLsI)技术的认知处理器设计的性能和功耗优化