机译:时间依赖性介质击穿和应力引起的泄漏电流对Gbit级DRAM高介电常数(Ba,Sr)TiO / sub 3 /薄膜电容器可靠性的影响
机译:堆叠的RuO_2节点上的薄膜(Ba,Sr)TiO_3,用于Gbit DRAM电容器
机译:1Gbit DRAM单元的电容器结构
机译:适用于1Gbit DRAM的完全可打印,自对准和平面化的堆叠式电容器DRAM单元技术
机译:DRAM电容器的电和介电特性。
机译:基于技术-计算机辅助设计的DRAM存储电容器可靠性预测模型
机译:用于Gbit DRAM技术的高K陶瓷薄膜的MOCVD