Logic gates; FinFETs; Batteries; Optimization; State of charge; Graphics processing units; Very large scale integration;
机译:用于6T-SRAM缩放的7 / 8-nm体硅FinFET技术分析
机译:考虑基本算术电路的III-V TFET技术平台针对10-nm CMOS FinFET技术节点的基准测试
机译:基于FinFET的产品性能:FinFET技术中标准单元的建模和评估
机译:高性能移动SOC生产与第二代10-NM FinFET技术和扩展到8-NM缩放
机译:离子通量(剂量率)在10 nm节点FinFET上的源漏扩展离子注入中的作用以及在300 / 450mm平台上的影响
机译:基于第二代技术的小扁豆转录组测序可实现大规模的单基因组装和SSR标记发现
机译:横截面形状对10-NM栅极长度InGaAs FinFET性能和变异性的影响