computational complexity; digital arithmetic; field programmable gate arrays; FPGA implementation; arithmetic operators; binary extension fields; elliptic curve cryptography; error-correcting codes; field multiplication; finite fields; m-clock cycles; serial multip;
机译:基于Karatsuba-Ofman算法的位并行有限域乘法器的复杂性分析和高效实现在FPGA上
机译:FPGA和Forney Block不同有限场倍增器的ASIC实现
机译:使用冗余基础的高通量有限域乘法器进行FPGA和ASIC实现
机译:FPGA在有限字段中实现有效乘法器GF(2 / SUP M /)
机译:功能分解有限域乘法器,以在现场可编程门阵列上高效实现。
机译:高效的FPGA实现双频率GNSS接收机具有稳健的频率互动
机译:用于有限字段GF(2M)的LSB-First Digit乘法器的实现