Adders; Logic gates; Wires; Computer architecture; Clocks; Energy dissipation; Simulation;
机译:基于QCA的混合乘法器使用基于时钟区域的交叉的高效设计
机译:基于门扩散输入的4位Vedic乘法器设计
机译:QCA串行并行乘法器(QSPM)设计,具有耗能分析
机译:基于紧凑型QCA的4位串行并行乘法器的设计与分析
机译:高贵的可合成混合串并行快速乘法器。
机译:基于QCA的多路复用器电路的功率分析数据集
机译:基于乘体和前进方案的不多不多路继电器网络的分析与设计