首页> 外文会议>IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference >Impact of source/drain silicon cap on FDSOI SiGe pMOSFET performance
【24h】

Impact of source/drain silicon cap on FDSOI SiGe pMOSFET performance

机译:源极/漏极硅盖对FDSOI SiGe pMOSFET性能的影响

获取原文

摘要

This paper analyses the impact of 10nm Si cap layer for UTBB pFET eSiGe, with 35% Ge in channel and source/drain. For the first time, it is found that this Si cap can improve both access resistance and hole mobility in narrow structures.
机译:本文分析了utbb pfet eSige的10nm Si盖层的影响,频道和源/排水中的35%Ge。首次,发现该Si盖可以改善窄结构中的拆孔电阻和空穴移动性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号