CMOS; ESD design; VLSI; component-level ESD; interconnects; reliability;
机译:ESD电路仿真对互连RC延迟对HBM和CDM行为的影响(转载自《电气过应力/静电放电研讨会论文集》,2000年)
机译:技术扩展对先进半导体技术中铝和铜互连的ESD鲁棒性的影响
机译:用于片上ESD保护的石墨烯ESD互连的系统表征
机译:局部互连对ESD设计的影响
机译:ESDCat:一种新的CAD软件包,用于全芯片ESD保护电路设计验证。
机译:用于进一步缩小超大型集成器件-Cu互连的等离子增强化学气相沉积SiCH膜的低k覆盖层的材料设计
机译:防止互连制造过程中过程引起的ESD损坏的设计解决方案
机译:陶瓷中的局部冲击损伤。 a.玻璃中的局部冲击损坏。 B.受压力成员的局部撞击伤害。