机译:基于综合物理基于物理 - 基于电压的基于2-D-Materional的顶面门控肖特基屏障FETS
机译:利用SPICE和ESD行为模型的全芯片ESD保护电路仿真和快速动态检查方法
机译:不同负载阻抗对ESD发生器和ESD发生器SPICE模型的影响
机译:ESD门控二极管Spice Compact模型
机译:使用Angelov模型在PSpice中对碳化硅(SIC)垂直结场效应晶体管(VJFET)进行紧凑建模,并使用SIC VJFET模型对PSpice模拟电路构建模块进行仿真。
机译:基于表面电位的P-GaN门垫的紧凑型造型
机译:用于集成Si肖特基势垒二极管的新型SPICE宏建模