Critical path delay; Leakage power Dissipation; Sub-Micron; Supply Voltage and Threshold Voltage;
机译:用于低功耗65 nm FD-SOI / SON CMOS技术的高速减少泄漏的SRAM存储单元设计技术
机译:使用强制堆叠技术设计32nm技术的低泄漏CNTFET SRAM单元
机译:使用带堆栈的泄漏反馈和带保持器的睡眠堆栈的低功耗8位Sram架构设计
机译:一种新颖的休眠堆栈6-T SRAM单元设计,用于减少亚微米技术中的泄漏功率
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:新型PP技术的9T SRAM单元在深亚微米技术中采用N曲线的稳定性和泄漏分析