Input rise time; Process Variations; SRAM; Variation tolerant;
机译:基于工艺变化容忍Finfin的32 nm技术的低功耗SRAM单元设计
机译:基于超低压工艺变化的施密特触发器的SRAM设计
机译:耐工艺变化的自修复SRAM的设计,用于提高纳米CMOS的良率
机译:工艺变化下规模技术中的SRAM:失效机理,测试和变化容忍设计
机译:用于纳米级CMOS的新颖的耐变化的9T SRAM设计。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:基于长尾分布近似模型的RTN容错保护带设计的讨论,用于纳米尺度SRAM筛选