CMOS integrated circuits; integrated circuit testing; logic testing; nanotechnology; CMOS integrated circuit; IC timing failures; nanometer timing failures; timing performance; timing properties;
机译:纳米定时故障的性质
机译:交叉匹配缓存:动态时序校准和位级时序故障掩码缓存,可减少低压处理器的时序差异
机译:整个星尘轨迹的纳米级解剖
机译:纳米时序故障的解剖学
机译:时钟树综合技术,用于纳米技术中的时序收敛和时序产量的提高
机译:摘要:乳房假体重建中重建失败的谱系:预示失败的并发症的模式序列和时机
机译:纳米VLSI电路中的电压和时序适应变化和老化容限