首页> 外文会议>Electron Devices Meeting, 2005. IEDM Technical Digest. IEEE International >Record RF performance of sub-46 nm L/sub gate/ NFETs in microprocessor SOI CMOS technologies

【24h】

Record RF performance of sub-46 nm L/sub gate/ NFETs in microprocessor SOI CMOS technologies

机译：在微处理器SOI CMOS技术中记录低于46 nm L /子栅极/ NFET的RF性能

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

not avaliable

机译：无法使用

著录项

来源
《Electron Devices Meeting, 2005. IEDM Technical Digest. IEEE International》|2005年|P.241-244|共4页
会议地点
作者
Sungjae Lee; Wagner L.; Jagannathan B.; Csutak S.; Pekarik J.; Breitwisch M.; Ramachandran R.; Freeman G.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类工业技术;
关键词

相似文献

外文文献
中文文献
专利

1. Advanced SOI CMOS transistor technology for high performance microprocessors [J] . M. Horstmann, M. Wiatr, A. Wei, Solid-State Electronics . 2009,第12期

机译：用于高性能微处理器的高级SOI CMOS晶体管技术
2. Comparison of MOCVD- and ALD-Deposited $ hbox{HfZrO}_{4}$ Gate Dielectrics for 32-nm High-Performance Logic SOI CMOS Technologies [J] . Kelwing T., Naumann A., Trentzsch M., Electron Device Letters, IEEE . 2010,第10期

机译：用于32 nm高性能逻辑SOI CMOS技术的MOCVD和ALD沉积$ hbox {HfZrO} _ {4} $栅极电介质的比较
3. A novel STI etching technology to mitigate an inverse narrow width effect, and improve device performances for 90 nm node and beyond CMOS technology [J] . H Y Chiu, Y K Fang, T H Chou, Semiconductor science and technology . 2007,第10期

机译：一种新颖的STI蚀刻技术，可减轻反窄宽度效应，并提高90 nm节点及CMOS技术以外的器件性能
4. Record RF Performance of Sub-46 nm L{sub}(gate) NFETs in Microprocessor SOI CMOS Technologies [C] . Sungjae Lee, Lawrence Wagner, Basanth Jagannathan, International Electron Devices Meeting . 2005

机译：微处理器SOI CMOS技术中的SUB-46 NM L {SUB}（门）NFET的RF性能
5. Design and Performance Evaluation of 8T SRAM Cell Using FinFET and CMOS at 16nm Technology [D] . Mandadi, Prasanth. 2021

机译：在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
6. Dosimetry and Calorimetry Performance of a Scientific CMOS Camera for Environmental Monitoring [O] . Alexis Aguilar-Arevalo, Xavier Bertou, Carles Canet, 2020

机译：环境监测科学CMOS相机的剂量测定和量热性能
7. Physical and electrical properties of MOCVD and ALD deposited HfZrO4 gate dielectrics for 32nm CMOS high performance logic SOI technologies [O] . Kelwing T., Mutas S., Trentzsch M., 2010

机译：用于32nm CmOs高性能逻辑sOI技术的mOCVD和aLD沉积HfZrO4栅极电介质的物理和电学特性

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号