integrated circuit testing; design for testability; risk analysis; risk analysis; test pattern compactors; DFT structures; compactors internal faults; product quality; fault secure property; faulty products;
机译:针对串扰和静态故障的高度紧凑的互连测试模式
机译:生成紧凑测试的桥接故障IDDQ测试的迭代改进方法
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:与测试模式压实机中的故障相关的风险及其对测试的影响
机译:压缩机制可减少测试模式计数,并针对路径延迟故障进行分段延迟故障测试
机译:在医疗中心内五个检测点进行自愿HIV检测的患者风险结果和费用
机译:测试模式压实机中与故障相关的风险及其对测试的影响*
机译:基于VHDL故障仿真可行性的故障仿真,故障分级和测试模式生成技术综述。