MOSFET; CMOS integrated circuits; semiconductor device breakdown; semiconductor device reliability; semiconductor device testing; electrostatic discharge; overvoltage protection; failure analysis; ESD protection capability; over-voltage NMOS structures;
机译:低触发电压,低漏电流和快速导通的基于栅极接地NMOS的ESD保护电路的设计
机译:低触发电压,低漏电流和快速导通的基于栅极接地NMOS的ESD保护电路的设计
机译:亚微米CMOS工艺中栅极驱动的NMOS ESD保护电路的设计方法和优化
机译:通过梳撑区域设计增加过压NMOS结构的ESD保护能力
机译:新一代静电放电(ESD)保护结构的新型器件的设计和特性
机译:使用隧道FET中的SiGe源/漏区提高ESD保护的鲁棒性
机译:PN结面积增加对ESD保护能力的相关影响