机译:栅长为0.06- / spl mu / m时具有低薄层电阻的缩放CMOS技术
机译:阱轮廓和栅极长度对完全硅化的0.25 / spl mu / m CMOS技术的ESD性能的影响
机译:高性能0.35- / spl mu / m 3.3-V BiCMOS技术,针对0.6- / spl mu / m 3.3-V BiCMOS技术的产品移植进行了优化
机译:1.2V,Sup-0.09 / SPL MU / M门长CMOS技术
机译:一种深亚微米单栅极CMOS技术,使用通过快速热化学气相沉积形成的原位掺杂硼的多晶硅锗锗栅极
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:适用于0.1微米以下CMOS技术的高级栅极叠层