Advanced gate stack for sub-0.1 (mu)m CMOS technology

机译：适用于0.1微米以下CMOS技术的高级栅极叠层

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
YU HONGYU;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Thermal stability of advanced gate stacks consisting of a Ru electrode and Hf-based gate dielectrics for CMOS technology [J] . Machajdik D, Kobzev AP, Husekova K, Vacuum: Technology Applications & Ion Physics: The International Journal & Abstracting Service for Vacuum Science & Technology . 2007,第10期

机译：由Ru电极和基于Hf的CMOS栅极电介质组成的高级栅极堆叠的热稳定性
2. Highly Manufacturable Advanced Gate-Stack Technology for Sub-45-nm Self-Aligned Gate-First CMOSFETs [J] . Seung-Chul Song, Zhibo Zhang, Craig Huffman, IEEE Transactions on Electron Devices . 2006,第5期

机译：高度可制造的先进栅极堆叠技术，用于低于45nm的自对准栅极优先CMOSFET
3. Structural and electrical characteristics of ALD-HfO2/n-Si gate stack with SiON interfacial layer for advanced CMOS technology [J] . Richa Gupta, Renu Rajput, Rakesh Prasher, Solid state sciences . 2016,第期

机译：ALD-HFO的结构和电气特性 2 / N-SI栅极堆叠，具有高级CMOS技术的SION界面层
4. High-k gate stack for sub-0.1 #mu#m cmos technology [C] . G. Bai . 1999

机译：低于0.1＃mu＃m cmos技术的High-k门极堆栈
5. Gate-stack and channel engineering for advanced CMOS technology. [D] . Yeo, Yee-Chia. 2002

机译：用于先进CMOS技术的门叠和通道工程。
6. A 45 nm Stacked CMOS Image Sensor Process Technology for Submicron Pixel [O] . Seiji Takahashi, Yi-Min Huang, Jhy-Jyi Sze, 2017

机译：用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
7. Advanced gate stacks for nano-scale CMOS technology [O] . WANG XINPENG 2008

机译：用于纳米级CMOS技术的高级栅极叠层

Advanced gate stack for sub-0.1 (mu)m CMOS technology

著录项

引文网络

相似文献

相关主题

期刊订阅