Clocks; Ciphers; Delays; Encryption; Adders; Standards;
机译:0.13 CMOS中的低延迟低功耗QR分解ASIC实现
机译:0.13-
机译:采用标准0.13-μmBiCMOS技术的具有部分反射表面的V波段集成片上天线
机译:0.13μmCMOS工艺技术中的流水线窜虫加密核的ASIC实现
机译:使用0.18微米CMOS技术的AES协处理器的ASIC实现。
机译:使用ASIC工艺实现CMOS / MEMS加速度计
机译:实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现,如云/群/超级VLIW并行分配流水线阵列计算处理器