Logic gates; Doping; Semiconductor device modeling; Silicon; Degradation; MOSFET; Solid modeling;
机译:在亚阈值逻辑门上工作的基于门控MOSFET的基于器件物理的新噪声裕度/逻辑摆幅模型
机译:用于亚阈值CMOS逻辑门的无结双栅极MOSFET的短通道效应降低的噪声容限模型
机译:纳米级短通道无结圆柱型环绕栅MOSFET的亚阈值行为模型
机译:在亚阈值CMOS逻辑门上工作的围绕门MOSFET的新型噪声保证金模型
机译:使用物理衍生的大信号非准静态MOSFET模型进行CMOS逻辑门仿真。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:CmOs兼容的垂直mOsFET和逻辑门,具有降低的寄生电容。