Benchmark testing; Error probability; Integrated circuit modeling; Integrated circuit reliability; Logic gates; Optimization; Ami-Invert Graphs (AIG); Boolean Matching; Cut Enumeration; NPN Equivalence; Optimisation; Reliability; Rewriting; Soft Errors;
机译:组合电路的时序驱动功率优化和功率驱动时序优化
机译:CMOS组合逻辑电路的尺寸确定和约束优化的有效技术
机译:用于低压低功耗模拟电路设计的批量驱动浮栅和批量驱动准浮栅技术
机译:ROST-C:可靠性驱动的组合电路优化和综合技术
机译:组合逻辑电路的有效测试松弛技术。
机译:健康老年人的多中心fMRI研究中默认模式网络的重测可靠性:数据驱动的生理噪声校正技术的影响
机译:组合电路的系统延迟驱动功率优化和功率驱动延迟优化
机译:修正码在提高组合逻辑电路可靠性中的应用