Transistors; SRAM cells; Simulation; Radiation hardening (electronics); Power dissipation; Latches; Integrated circuit reliability;
机译:商业批量65nm CMOS SRAM和触发器中的单事件翻转和多单元翻转建模
机译:65 nm双DICE SRAM中单事件翻转和多单元翻转的方向依赖性
机译:具有分开的字线结构的多位翻转和单位翻转弹性8T SRAM位单元布局
机译:SRAM Cell Design免受SEU Upsets的保护
机译:Monte Carlo方法,用于预测SRAM脆弱性对μON和电子诱导的单一事件UPSETS
机译:一个六级敲除细胞系系统用于研究昼夜昼夜昼夜转换转换反馈回路中的CryPer和NR1D的差异角色
机译:防止双节点upsets的六十分耦合SRAM单元